AI不是萬能

 先說結論：AI不是萬能，特別是例外的場景。有些應用，傳統的computer vision還更成熟好用。

打架AI，除非能夠累積上千萬的場景，否則你很難辨識打架、穿衣服、做早操的差別。
這些AI的辨識率，有時候用猜的還比較準。
在缺陷分析上面，傳統的方法其實成熟且穩定。

留言

張貼留言

這個網誌中的熱門文章

類比與SDI的同軸電纜選擇應用

SDI 攝影機連接器與線材設計 ( 同軸電纜的選擇應用 ) ，主要用在攝影機內部設計需要這個參考，外部的施工安裝布線也可以使用。 同軸電纜材料名詞解釋: BC: Bare cooper 裸銅線 Zo: 阻抗，阻抗不是用電錶量測電阻，正確是內部導體與外部絕緣的電阻、電容、電感的總值。 同軸電纜由內到外分成: Conductor:導體、Insulation: 絕緣體、Shield: 保護覆蓋層、Jacket外皮。 Conductor:導體 AWG越小表示線徑越粗。表示有BC: Bare cooper裸銅線，Silver-coated cooper: 鍍銀在銅表面。 Insulation: 絕緣體 材質有PE, PVC, FEP Shield: 保護覆蓋層 90%BC: 裸銅線包覆90%的面積，Al foil+95% BC: 鋁箔+裸銅線包覆95%面積。叫好的材質也有銀覆銅包覆98%面積 Jacket外皮。材質有PE, PVC, FEP 多股絞線與AWG換算方法 (圓面積: 3.14x半徑x 半徑) 3C2V 導體No./mm表示為 1/0.5。表示一跟實心導體 0.5mm: 0.5x0.5x3.14/4=0.196介於24~25之間，算成25AWG。 3C-2VS 導體No./mm表示為 7/0.18。表示7根0.18mm導體組成。0.18mm: 33AWG。.18x0.18x3.14/4=0.0254x7=0.178介於24~25AWG之間，需算成25AWG。多股銅絞線, 柔軟度高, 可使用會移動的設備使用，如電梯。 AWG (American Wire Gauge) 尺寸換算可參考 http://en.wikipedia.org/wiki/American_wire_gauge 日規線跟美規線需要換算比較才知差異。一般5C2V約同等RG59。 類比攝影機的線材選擇 一般類比攝影機在6Mhz以下頻段，阻抗75 歐姆。 目前市面上有RG跟CV兩種線材，差別在哪裡呢?  RG是美國軍方規格所以常有MIL(Military軍方)字樣。5C2V是日本規格，台灣也多習慣日本規格稱呼。 但是同軸線後來偷工減料的多了，甚至有些同軸電纜的中間導體，連銅都沒有。市面上標示的96, 112, 128, 164編線材，並不一定代表
閱讀完整內容

4 bit Multiplexer (VLSI Design)

圖片
這是在2007年所做的IC Layout。實在是做的蠻簡單的，如果我早一點懂混波或許我就可以加入電容架構來對ADC、DAC做sample and hold模擬，這樣才更有意思。如果還加上後期的FPGA實體繞線，不知道可以多有趣? 以下是2007年所作的4 bit mux， 原本是想要做9 bit switch for 656 format。但是因為pad不夠所以只有做出4bit，不過還是跟其他同學做的有不同的地方。 MUX多工器一直是SOC上必要的零組件，在數位影像IC內經常需要MUX來切換數位影像訊號 ( 656 format )，656輸入訊號由8個data與一個clock組成。 在這樣的實做過程中還要住要DRC & LVS & Hspice訊號模擬，最後加上PAD與外部輸出入結合。 1) 因為PAD提供輸出入不足，所以僅做4位元2組輸入MUX做為樣板。 2) 比較觀察其他同學，我的layout優點是我使用了poly當作Sel訊號線，Sel訊號貫穿MUX同時有兩組正反訊號，所以在初期就避免使用M2來使圖面更為簡單，同時也都通過DRC、LVS驗證表示可行。 3) 在成本的考量上來說，少用M2可以使公司省下大量製造成本，由於我的訊號線已經由poly傳輸，目前圖面上還是使用少量M2，若有足夠時間，可望可以用ploy&M1搭配方式下，省掉M2製程。 關鍵字:VLSI、DRC、LVS、BT.656
閱讀完整內容

Mixed-signal Integrated circuit design

圖片
了解ADC、DAC的架構。從最基礎的sample and hold、Switched-capacitor circuits、Nyquist-rate D/A Converters到後面的實際應用，讓我對於video decoder的構造原理更有感覺。 下面是我閱讀的幾篇混波積體電路相關文章 主要資料 1) A CMOS 16-bit 20MSPS Analog front end for scanner/MFP Application. By Seung-Bin You, Jae-Whui Kim, Suki Kim. IEEE senior Member IEEE Transactions on Consumer Electronics, Vol 49, No.3, August 2003. 2) Design of high-speed Analog-to-digital converter Base-on pipeline architecture 次要資料 3) Selecting an Analog Front-End for Imaging Applications By Kevin Buckley, Analog Device. 前言 這篇文章使用16-bit AFE for CCD/CIS scanner and multi-function peripheral (MFP) ，使用3個channel 的高解析度雙取樣(correlated double sampler, CDS)、一個PGA(programmable gain amplifier)、一個參考電壓。這篇文章使用三星Samsung 0.35um CMOS 製程。晶片面積8mm，在3V電源供應之下功率消耗300mW。在CDS-PGA-ADC的通道傳輸之間，沒有missing code，且DNL在+1.3~-0.92LSB, INL在+6.7~-16.6LSB。 CCD、CIS目前再消費性電子已經是非常實用且受歡迎的產品，因此人們更需要更高解析度的AFE，但是大部分12~14bit接析度AFE只有在5V，15MSPS。這篇論文會提出16bit 20MSPS在3V且低功率消耗的AFE。第一，需要全差動的設計來降低雜訊的干擾同時能夠符合高動態訊號輸出；第二，在CDS的輸出訊號要注意在black
閱讀完整內容