發表文章

目前顯示的是 6月, 2008的文章

DVR IC五力分析 5 forces analysis for DVR chip

圖片
針對DVR chip的五力分析。 供應商議價能力: IP & Foundry ( tsmc, UMC, Faraday, Globalunichip....) .....(恕刪).. 客戶的議價能力: ( AVtech, Everfocus, Dynacolor, Hikvision....) .....(恕刪).. 潛在者的進入障礙: TI( TI, ADI, NXP...) .....(恕刪).. 替代威脅:IPCAM, Video Sever( Davicom, novatek, prolific, ISSC) .....(恕刪).. 現有競爭者:關鍵成功因素、現有競爭態勢(壓力?) .....(恕刪).. 實際情況不能夠公佈,但是下面是wiki的解說,還請大家發揮想像力。 來自消費者的議價能力 消費者集中度 談判槓桿(bargaining leverage) 消費者購買數量 消費者相對於廠商的轉換成本 消費者獲取資訊的能力 消費者 垂直整合 (bargaining leverage,backward integrate)的程度或可能性 現存替代品 消費者價格敏感度 總消費金額 來自供應商的議價能力 供應商相對於廠商的轉換成本 投入原料的差異化程度 現存的替代原料 供應商集中度 供應商 垂直整合 (bargaining leverage,forward integrate)的程度或可能性 原料價格佔產品售價的比例 來自潛在進入者的威脅 進入障礙 規模經濟 品牌權益 轉換成本 強大的資本需求 掌控通路能力 絕對成本優勢(absolute cost advantages) 學習曲線 政策 來自替代品的威脅 消費者對替代品的偏好傾向 替代品相對的價格效用比 消費者的轉換成本 消費者認知的品牌差異 來自現有競爭者的威脅 消費者的力量 供應商的力量 來自潛在競爭者的威脅 來自替代品的威脅 現有競爭者的數目 產業成長率 產業存在超額產能的情況 退出障礙 競爭者的多樣性 資訊的複雜度和不對稱 品牌權益 每單位附加價值攤提到的固定資產 大量廣告的需求 關鍵字: DVR,五力分析,IPCAM

DVR 選擇要素魚骨圖 DVR chose factor of Fishbone

圖片
要設計一款DVR或通路商要選擇新的產品線代理,需要考量幾個因素,我其中我認為比較重要的因素,用魚骨圖表達出來 當然,這裡的考量的面比選擇IC來的多了。

Object-Oriented analysis and design for DVR

圖片
這是OOAD/UML(物件導向分析設計)套用在DVR上面的案例(實際上我只做到分析) 由於轉換的關係,有很多表格不能夠顯示,所以只能夠提供精簡版,大家抓到幾個OO的重點就好了,如果google文件可以和MS word互通,我再把完整的拿上來。 OOAD for Digital Video Recorder. Contents 1 Requirement document ……………………………………………………… 3 1.1 Change History …………………………………………………… 3 1.2 Problem statement …………………………………………………… 3 1.3 System context diagram …………………………………………… 4 1.4 Summary of system features ……………………………………… 4 1.5 Use cases ……………………………………………………………… 6 1.5.1 use case diagram ……………………………………………… 6 1.5.2 use case description ………………………………………… 6 1.6 Non-functional requirements and constraints ………………… 9 1.6.1 Supplementary specification……………………………… 9 1.6.2 Data dictionary……………………………………………… 10 1.7 Software environments ……………………………………………… 11 2 Domain class model ………………………………………………………… 11 2.1 Domain class diagram showing only concepts…………………… 12 2.2 Add associations…………………………………………………………. 13 2.3 Add attributes……………………………………………………………. 13 3 System sequence diagram…………………………………………………… 14 3.1 system sequence diagram…………

SOC選擇要素魚骨圖 SoC chose factor of Fishbone

圖片
我產業分析所作的SOC選擇要素魚骨圖。 一家公司如果要研發自己的DVR或IC設計公司想要推出新IC來打入這個市場,需要考慮下面的因素。當然,魚骨圖沒有完美的,我只有列出幾個我認為比較重要的因素。隨著時間的不同、客戶的要求不同、對手的情況不同、應用層面不同,魚骨圖都需要加以修改。 IP: MJPEG, JPEG2000, H.264, MPEG4, ARM, MIPS, PowerPC, audio codec Interface: PCI, IDE, SATA, USB, GPIO, I2C Component: video decoder, video encoder, VGA controller, Flash, SDRAM, memory Software: OS, Kernel, device driver Functions: QUAD, MUX 一開始當然是選擇影像需要做的影像壓縮格式,要有哪些影像處理器、周邊、BOM、OS的考量。 但是當中的重點是:權重在哪裡? 各家IC的優缺點在哪裡?對手的情況如何?我不能寫,這是秘密。 關鍵字: DVR, IPCAM, Video server, Fishbone

4 bit Multiplexer (VLSI Design)

圖片
這是在2007年所做的IC Layout。實在是做的蠻簡單的,如果我早一點懂混波或許我就可以加入電容架構來對ADC、DAC做sample and hold模擬,這樣才更有意思。如果還加上後期的FPGA實體繞線,不知道可以多有趣? 以下是2007年所作的4 bit mux, 原本是想要做9 bit switch for 656 format。但是因為pad不夠所以只有做出4bit,不過還是跟其他同學做的有不同的地方。 MUX多工器一直是SOC上必要的零組件,在數位影像IC內經常需要MUX來切換數位影像訊號 ( 656 format ),656輸入訊號由8個data與一個clock組成。 在這樣的實做過程中還要住要DRC & LVS & Hspice訊號模擬,最後加上PAD與外部輸出入結合。 1) 因為PAD提供輸出入不足,所以僅做4位元2組輸入MUX做為樣板。 2) 比較觀察其他同學,我的layout優點是我使用了poly當作Sel訊號線,Sel訊號貫穿MUX同時有兩組正反訊號,所以在初期就避免使用M2來使圖面更為簡單,同時也都通過DRC、LVS驗證表示可行。 3) 在成本的考量上來說,少用M2可以使公司省下大量製造成本,由於我的訊號線已經由poly傳輸,目前圖面上還是使用少量M2,若有足夠時間,可望可以用ploy&M1搭配方式下,省掉M2製程。 關鍵字:VLSI、DRC、LVS、BT.656

Mixed-signal Integrated circuit design

圖片
了解ADC、DAC的架構。從最基礎的sample and hold、Switched-capacitor circuits、Nyquist-rate D/A Converters到後面的實際應用,讓我對於video decoder的構造原理更有感覺。 下面是我閱讀的幾篇混波積體電路相關文章 主要資料 1) A CMOS 16-bit 20MSPS Analog front end for scanner/MFP Application. By Seung-Bin You, Jae-Whui Kim, Suki Kim. IEEE senior Member IEEE Transactions on Consumer Electronics, Vol 49, No.3, August 2003. 2) Design of high-speed Analog-to-digital converter Base-on pipeline architecture 次要資料 3) Selecting an Analog Front-End for Imaging Applications By Kevin Buckley, Analog Device. 前言 這篇文章使用16-bit AFE for CCD/CIS scanner and multi-function peripheral (MFP) ,使用3個channel 的高解析度雙取樣(correlated double sampler, CDS)、一個PGA(programmable gain amplifier)、一個參考電壓。這篇文章使用三星Samsung 0.35um CMOS 製程。晶片面積8mm,在3V電源供應之下功率消耗300mW。在CDS-PGA-ADC的通道傳輸之間,沒有missing code,且DNL在+1.3~-0.92LSB, INL在+6.7~-16.6LSB。 CCD、CIS目前再消費性電子已經是非常實用且受歡迎的產品,因此人們更需要更高解析度的AFE,但是大部分12~14bit接析度AFE只有在5V,15MSPS。這篇論文會提出16bit 20MSPS在3V且低功率消耗的AFE。第一,需要全差動的設計來降低雜訊的干擾同時能夠符合高動態訊號輸出;第二,在CDS的輸出訊號要注意在black